• TSMC 3나노미터 양산, 계획보다 늦어져

[헤럴드경제=김지헌 기자] 글로벌 파운드리(반도체 칩 위탁생산) 1인 TSMC의 3나노미터(㎚·10억분의 1ｍ) 양산이 계획보다 늦어지는 것으로 알려졌다. 올해 6월말 세계 최초로 3나노 양산에 성공하며 ‘기술 프리미엄’을 획득한 삼성전자와 선단 공정 기술력 격차가 더 벌어질 가능성이 있다는 전망이 제기된다.

22일 업계에 따르면 최근 TSMC는 3나노 파운드리 양산 계획을 올해 말로 늦췄다. 당초 TSMC는 올해 7월 3나노 양산에 나설 계획이었지만 9월로 미룬 데 이어 또 다시 이를 연기한 것으로 알려졌다. TSMC 측은 “3나노 반도체는 4분기 후반에 양산될 예정”이라며 “장비 배송에 문제가 생겨 공급이 수요를 못 따라가는 상황으로 내년 완전 가동할 것”이라고 밝혔다.

삼성전자 반도체 제조 라인 모습[삼성전자 제공]

TSMC가 3나노 공정에 어려움을 겪는 이유는 정확히 공개되지 않았다. 다만 업계는 3000개 이상의 프로세스를 거치는 5나노 이하 공정의 난이도를 감안할 때 공정 개발에 어려움을 겪고 있다는 평가를 내놓는다. 실제 3나노 공정의 경우 이전 세대인 5나노와 비교해 집적소자 밀도는 50% 늘어난 반면 더 많은 비용과 더 높은 공정 기술 난이도를 요구하는 것으로 알려졌다.

TSMC의 3나노 양산이 늦어지면서 삼성전자는 선단 공정에서 ‘기술 프리미엄’을 확보할 수 있을 것으로 전망된다. 지난 6월 3나노 공정 양산에 성공한 후 7월 출하를 시작했으며 2024년에는 3나노 2세대 제품 양산에 돌입할 계획이다. 특히 기존 ‘핀펫’ 대신 ‘게이트올어라운드(GAA)’ 방식의 트랜지스터 신기술을 도입해 성능을 향상시켰다. 2025년 2나노, 2027년 1.4나노 공정을 도입하며 기술 주도권을 한층 강화할 계획이다.

7나노 이하의 선단공정 경쟁에서도 고객사들에게 경쟁력을 어필할 수 있을 것으로 보인다. 올해 2분기 글로벌 파운드리 시장점유율을 보면 TSMC가 53.4%로 1위, 삼성전자가 16.5%로 2위로 3배 가량 차이가 난다. 다만 레거시(구형) 공정을 제외하면 격차는 더 줄어든다. 파운드리 시장에서 올해 기준 7나노 이하 선단 공정 비율은 31.93%이다.

한편 세계 최대 파운드리(반도체 수탁생산) 기업인 대만 TSMC의 내년 매출이 7∼9% 증가할 것이라는 전망이 나왔다. 외신 등에 따르면 대만 시장조사업체 트렌드포스는 20일 과학기술 포럼에서 TSMC가 파운드리 가격 인상과 첨단 공정인 3나노 공정 도입 등에 따라 매출 증가세를 예측했다.