삼성전자, DDR5 D램용 차세대 전력관리반도체 공개 3종 공개

전력 소비·발열 낮추는 자체 기술 적용… 동작 효율 최고 91%까지

“메모리용 전력관리반도체 라인업 지속 확대·기술 리더십 강화”

삼성전자가 18일 공개한 차세대 전력관리반도체(PMIC) 3종의 모습. [삼성전자 제공]
삼성전자가 18일 공개한 차세대 전력관리반도체(PMIC) 3종의 모습. [삼성전자 제공]

삼성전자가 DDR5 D램의 성능을 극대화하는 차세대 전력관리반도체(PMIC, Power Management IC) 개발에 성공했다고 18일 밝혔다. 출시는 4분기에 이뤄질 예정이다. 이번 신제품으로 삼성의 시스템반도체 시장 공략에 한층 속도가 붙을 것으로 전망된다.

이날 삼성전자가 공개한 PMIC 3종(S2FPD01·S2FPD02·S2FPC01)은 D램의 성능 향상과 함께 동작 전력을 감소시키는 핵심역할을 수행한다. PMIC는 전자기기의 각 부분에 필요한 전력을 정확하고 효율적으로 공급하도록 관리해주는 역할을 하는 반도체로, 사람의 심장과 같은 역할을 한다.

외부 기판에 PMIC를 탑재하던 기존 DDR4 방식과는 달리, 내년부터 상용화되는 DDR5 D램 방식은 PMIC를 D램 모듈 기판에 직접 탑재한다. 이번 PMIC 신제품을 적용할 경우 전력을 안정적이고 빠르게 공급하고, 메모리 성능 향상과 오작동 최소화까지 기대할 수 있다는 평가다.

삼성전자는 이번 제품에 자체 설계 기술인 ‘비동기식 2상 전압 강하 제어 회로’(Asynchronous based dual phase buck control scheme)를 적용했다. 전압의 변화를 실시간으로 빠르게 감지하고 출력 전압을 일정하게 유지하는 방식이다.

업계 관계자는 “이 기술을 통해 PMIC는 초고속 DDR5 D램의 데이터 읽기·쓰기 속도를 더욱 안정적으로 지원할 수 있게 됐다”면서 “기존에 전압을 일정하게 유지하기 위해 탑재하던 적층세라믹콘덴서(MLCC)의 사용량도 줄일 수 있어 D램 모듈 설계 편의성도 높아졌다”고 평가했다.

엔터프라이즈(대기업)용 PMIC 신제품(S2FPD01·S2FPD02)에는 출력 전압을 효율적으로 조정하는 자체 설계 방식인 ‘하이브리드 게이트 드라이버’(Hybrid Gate Driver)가 적용했다. 이를 통해 D램의 전력효율을 업계 표준보다 1% 포인트 높은 91%까지 향상시켰다. 데스크탑·랩탑 등 클라이언트용 DDR5 D램에 탑재되는 S2FPC01 신제품의 경우 90나노(1nm=10억분의 1m) 공정을 적용해 반도체 면적을 줄였다.

조장호 삼성전자 시스템LSI사업부 마케팅팀 상무는 “D램용 전력관리반도체 라인업을 지속 강화하면서 기술 리더십을 확대해 나가겠다”고 말했다.

양대근 기자