26일(현지시간) ‘인텔 액셀러레이티’드 주제로 반도체 로드맵 공개

나노미터 대신 옹스트롬 공정 도입…ASML 차세대 EUV 확보 내용도 밝혀

팻 겔싱어 인텔 최고경영자(CEO)가 26일(현지시간) 웹캐스팅을 통해 ‘인텔 액셀러레이티드’라는 주제로 차세대 공정·패키징 관련 로드맵을 공개하고 있다. [인텔 제공]
팻 겔싱어 인텔 최고경영자(CEO)가 26일(현지시간) 웹캐스팅을 통해 ‘인텔 액셀러레이티드’라는 주제로 차세대 공정·패키징 관련 로드맵을 공개하고 있다. [인텔 제공]

파운드리(반도체 위탁생산) 시장 재진출을 선언한 인텔이 공격적인 투자와 기술 개발을 통해 오는 2025년까지 삼성과 대만 TSMC의 기술력을 따라잡겠다고 밝혔다.

이를 위해 퀄컴과 아마존을 파운드리 고객사로 확보하고, ASML의 차세대 EUV(극자외선) 노광장비 확보에 성공했다는 내용도 공개했다. TSMC와 삼성전자는 현재 파운드리 부문 1, 2위를 달리고 있다.

인텔의 팻 겔싱어 최고경영자(CEO)는 26일(현지시간) 웹캐스팅을 통해 ‘인텔 액셀러레이티드’라는 주제로 차세대 공정·패키징 관련 로드맵을 발표했다.

펫 겔싱어 CEO는 “2025년까지 반도체 분야에서 기술 리더십을 확고하게 할 것”이라면서, 현재 파운드리 업체들이 쓰고 있던 나노미터(1nm=10억분의 1m) 등 선폭(트랜지스터 게이트의 폭) 기준에 대해 “오히려 업계에 혼란을 주고 있다. 이제 인텔은 반도체 공정에 대한 새로운 명칭을 도입하고, 고객이 업계 전반의 나노 공정을 보다 정확하게 볼 수 있게 할 것”이라고 말했다.

인텔은 기존 10나노 공정의 업그레이드 버전을 나노 표기 없이 ‘인텔7’, 7나노 공정을 ‘인텔 4’ 등으로 명명했다.

오는 2024년에는 인텔이 새롭게 명명한 옹스트롬(1A=0.1나노) 공정인 ‘인텔 20A’, 즉 2나노 공정 제품을 양산하고, 2025년에는 더 발전한 ‘인텔 18A’(1.8나노) 공정에서 제품을 대량 생산한다는 계획도 밝혔다. 그동안 TSMC나 삼성전자도 3나노 공정 스케줄에 대해 언급한 적은 있지만 3나노 미만 공정에 대해 공식 얘기한 적은 없었다.

인텔은 ASML의 차세대 EUV 장비인 ‘High NA EUV’를 가장 먼저 도입한다는 내용도 공개했다. ASML은 반도체 초미세공정에 필수적인 EUV 노광장비를 전세계에 단독으로 생산·공급하는 업체다. 이 장비는 인텔이 이날 발표한 20A·18A 공정 개발에 활용될 것으로 관측된다.

아울러 인텔은 반도체 집적도를 향상시킬 수 있는 새로운 트랜지스터 구조 ‘리본펫’(RibbonFet)과 전력 공급을 위한 회로를 재배치한 기술인 ‘파워비아’(PowerVia)도 공개하고 오는 2024년까지 제품에 실제 적용하기로 했다.

펫 갤싱어 CEO는 “인텔은 현재 단계의 EUV 수준을 뛰어 넘는 혁신을 위해 ASML 측과 긴밀히 협력하고 있다”고 “(아마존·퀄컴 등) 파운드리 고객과 심도 있는 기술적 계약을 맺었다”고 설명했다.

양대근 기자


bigroot@heraldcorp.com